何庭波

半导体领域，大家最耳熟能详的是摩尔定律，即：集成电路中可容纳的晶体管数目，约每隔18个月便增加一倍，性能亦提升一倍。

华为这次提出“韬定律”，到底有什么特别？它会取代摩尔定律吗？

什么是“韬（τ）”？

韬（τ），是时间常数的符号。它是物理学和工程学中的一个重要参数，用于描述系统对输入信号或扰动的响应速度。

例如，在RC（电阻-电容）电路中，τ=R×C，表示电压电流衰减至1/e（≈36.8%）所需的时间，单位为秒。在RL（电阻-电感）电路中，τ=L/R，表示电感电流衰减至1/e（≈36.8%）所需的时间。

在热学里，热电偶的时间常数τ，是指采用集总参数法分析时，物体过余温度降到初始过余温度的36.8%所需要的时间。

所以，我们可以看出，韬（τ）可以用来衡量响应速度的快慢、信号衰减的速度、数值动态变化的过程。韬（τ）越小，系统响应越快，或者衰减越快，惯性越弱。

“韬（τ）定律”是什么意思？

华为的“韬（τ）定律”，指出：

以“时间缩微”替代“几何缩微”，以系统性降低时间常数（τ）为目标，通过逻辑折叠等创新技术，持续压缩信号传播时延，不断提升晶体管密度，实现半导体与电子系统的持续演进。

这里的“韬（τ）”，并没有具体的物理公式，而是隐喻性/目标性术语（借用了这个概念）。它的时间，主要指的是信号传播时延（例如信号在芯片内部的传播时延、信号在芯片与芯片之间的传播总时延）。

搞过通信的同学都知道，数据传输过程中，除了速率带宽之外，时延也很重要。时延越低，整个系统的反应速度就越快，整体的节奏也就越快。

在芯片里，有一个时钟频率的概念。例如CPU，就经常会说主频多少GHz之类。芯片的时钟频率，本质就是单位时间内芯片能够完成多少次基础操作。

一直以来，半导体领域所遵循的摩尔定律，属于“几何缩微”。也就是说，通过半导体工艺的不断升级，将晶体管尺寸不断缩小，从而在单位面积上集成更多晶体管，从而实现算力的增强。

晶圆上的芯片晶粒

但是，目前，半导体工艺制程已推进至3纳米、2纳米，甚至1.4纳米。晶体管尺寸已逼近原子尺度，物理极限与制造工艺都走进了瓶颈，成本方面也面临巨大挑战。

所以，业界普遍认为，摩尔定律已经逼近终结，很可能会失效。

华为提出“韬（τ）定律”，显然是为了跨越传统工艺路径的局限，探索出一条新的可持续演进路线。

“韬（τ）定律”聚焦于“时间缩微”，通过重构互连架构、优化信号路径、引入新型封装与光电协同等手段，直接降低信号在晶体管之间、芯粒之间乃至芯片之间的传播耗时，从而在不单纯依赖晶体管尺寸缩小的前提下，实现更高效的指令执行与数据吞吐。